Original document

INPUT SWITCHING CIRCUIT

Patent number:

JP5315920

Publication date:

1993-11-26

Inventor:

TAROUMARU MAKOTO

Applicant:

MATSUSHITA ELECTRIC IND CO LTD

Classification:

- international:

H03K17/687; H03K17/56; H03K17/693

- european:


Application number: JP19920117193 19920511 Priority number(s): JP19920117193 19920511

View INPADOC patent family

Report a data error here

Abstract of JP5315920

PURPOSE: To prevent an input switching circuit, which is not an operation object, from being turned on even when another input switching circuit is ON by constituting a circuit so as to simultaneously turn off also MOSFET and a bipolar transistor(TR) when the circuit is turned off. CONSTITUTION: When a control input terminal 108 is 0V, the bipolar TR 102 is cut off and the gate potential of the MOSFET 111 is 0V. When an output terminal 107, i.e., the source potential of the MOSFET 11 is higher than 0V and less than DC power supply voltage Vb, the drain potential of the MOSFET 111 is higher than the source potential, the gate potential is negative against the source potential and no channel is formed. Since between the substrate and drain of the MOSFET 111 is reversely biased since the potential of the drain is higher than that of the substrate, no current flows into the substrate terminal of the MOSFET 111. Thereby impedance between the drain and source of the MOSFET 111 becomes high impedance and the input switching circuit 4 is turned to an off state.



Data supplied from the esp@cenet database - Worldwide

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-315920

(43)公開日 平成5年(1993)11月26日


(51)Int.Cl. ⁵	17/007	識別記号		庁内整理番号	FI			技術表示箇所	
Н03К	17/56 17/693		F A	9184-5 J 8221-5 J 8221-5 J					
					Н03К	17/ 687		G	
						審査請求	未請求	請才	対項の数1(全 5 頁
(21)出顯番号		特願平4-117193		(71)出願人					
(aa) de maria					松下電器産業株式会社				
(22)出願日		平成 4年(1992) 5月11日			1			字門真	〔1006番地
					(72)発明者	太郎丸	眞		
							引其市大学 C会社内	捫真	【1006番地 松下電器
					(74)代理人	. 弁理士	小鍜治	明	(外2名)

(54) 【発明の名称】 入力切換回路

(57)【要約】

【目的】 同じ構成の入力切換回路が複数ある場合に、一つの入力切換回路が作動中にその影響を受けて他の入力切換回路が導通してしまうことを防止する。

【構成】 サブストレートがソースに内部接続された一般的なエンハンスメント型FETのゲートとトランジスタのベースを共に制御信号入力端子に接続し、FETのドレインを第1の入力端子に接続すると共にソースを出力端子に接続し、トランジスタのコレクタを第2の入力端子に接続すると共にエミッタを接地する構成とすることにより、前記第1の入力端子と前記第2の入力端子にセンサー等を接続すると、FETとトランジスタが直列に接続されることになり、FETとトランジスタを前記制御信号入力端子からの制御信号によって同時にオン・オフすることができるため、他の入力切換回路がオンになっていても、動作対象でない入力切換回路はオンにならない。



【特許請求の範囲】

【請求項1】第1及び第2の入力端子と、出力端子と、 制御信号入力端子とを有し、前記第1の入力端子にドレ インを接続すると共に前記出力端子にソースを接続した 電界効果トランジスタと、前記第2の入力端子にコレク タを接続すると共にエミッタを接地したトランジスタを 有し、前記電界効果トランジスタのゲートと前記トラン ジスタのベースを共に前記制御信号入力端子に接続する ことにより、前記電界効果トランジスタと前記トランジ スタを前記制御信号入力端子からの制御信号によって同 10 時にオン・オフすることを特徴とする入力切換回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、センサー出力等の複数 のアナログ信号入力を切り換えて出力する入力切換回路 に関するものである。

[0002]

【従来の技術】温度、光量等のアナログ量をサーミス タ、フォトダイオード等のセンサーで検知し、これらを もとに何らかの制御を行なう制御装置に於いては、セン 20 サーで得られた検出値をA D変換器によってディジタル 量に変換し、これをマイクロコンピューターによって処 理し、制御を行なう場合が多い。しかし、A D変換器は 回路規模が比較的大きく、コストが大きくなるので、多 数のアナログ量を検知する場合にはA D変換器を 1 個ま たは4個程度とし、その入力をリレー(継電器)や電界 効果トランジスター等のアナログスイッチによる入力切 換回路で切り換える構成としたものが多い。特に、無接 点化による機器の信頼性向上や機器の小型化の観点か **ら、後者によって構成される場合が多い。**

【0003】以下、図面を参照しながら、従来の入力切 換回路について説明する。図3は従来の入力切換回路の 回路図及び周辺回路の構成図である。図3に於いて、1 は入力切換回路であって、アナログスイッチとして動作 するエンハンスメント型のNチャネルMOS型電界効果 トランジスタ (以下、「MOSFET」と称す。) 10 1と、直流電源を接続するためのブルアップ抵抗10 3、入力端子105及び106、出力端子107、制御 入力端子108を有する。2は、例えば温度センサーと してのサーミスタや光量センサーとしてのフォトダイオ ード等より構成され、入力端子105及び106間に接 続されるセンサーである。3は、例えばA D変換器やマ イクロコンピューター等で構成され、センサー2で検知 した検知信号をもとに所望の制御を行なう制御回路であ る。10は入力切換回路1と同一の構成からなる入力切 換回路であって、それぞれ入力端子17、制御入力端子 18を有する。そして、入力切換回路1及び10は共に センサー2及び20の出力に応じた電圧(アナログ量) を出力端子17及び107に生じさせるオン状態と、出 力端子17及び107が高インビーダンスとなるオフ状 50 子106が接地されている構成では、サブストレートが

態の2つの状態を持つ。これら2つの状態は、制御入力 端子18及び108の電圧によって切り換えられ、制御 入力端子18及び108が直流電源電圧V b(例えば+ 5 V) の時にオン状態、0 V付近の時はオフ状態とな

2

【0004】以上のように構成された従来の入力切換回 路について、以下その動作を説明する。例えば、センサ ー2を動作させる場合は、制御回路3からの信号によ り、入力切換回路1の制御入力端子108がハイレベル となる。すると、センサー2によって得られた検知信号 が制御回路3へ出力される。つまり検知対象の1つのセ ンサー2に対応する入力切換回路1のみをオン状態と し、他の入力切換回路10を全てオフ状態とすることに より、検知信号を制御回路3に出力する。そして検知す べきセンサー2及び20に応じてオン状態にする入力切 換回路1及び10を次々に切り換え、必要な検知信号が 制御回路3へ出力される。

【0005】次に、入力切換回路1について説明する。 入力切換回路1を構成するMOSFET101はサブス トレートが接地されているエンハンスメント型である。 従って、入力端子105及び出力端子107の電圧が0 Vより高く、V b未満の範囲ならばMOSFET 1 0 1 のサブストレート端子に電流が流れることはない。そし て、制御入力端子108が0Vの時は、MOSFET1 01のゲート電位はドレイン、ソース及びサブストレー トのいずれよりも低くなり、チャネルが形成されない。 故に、ドレイン・ソース間のインピーダンスは高インピ ーダンスとなり、入力切換回路1はオフ状態となる。 【0006】一方、直流電源電圧Vbはプルアップ抵抗 103によって電圧降下を起こしてドレインにかかるの で、制御入力端子108がVbの時は、MOSFET1 01のゲート電位はドレイン、ソース及びサブストレー トのいずれよりも高くなり、チャネルが形成される。故 に、ドレイン・ソース間のインピーダンスは低インピー ダンスとなり、入力切換回路 1 はオン状態となる。こう して、センサー2に生じた電圧が制御回路3へ伝達され る。

[0007]

【発明が解決しようとする課題】しかしながら、上記し 40 た従来の入力切換回路1に於いて、アナログスイッチと してサブストレートがソースに内部接続された一般的な エンハンスメント型MOSFETを用いると、入力切換 回路 1 が非動作状態にあるときでも、動作中の入力切換 回路10の出力端子17の電圧が入力切換回路1の出力 端子107を介してMOSFETのソース及びサブスト レートにかかるため、サブストレート・ドレイン間が順 バイアスとなり、動作対象ではないMOSFETも導通 してしまう。

【0008】それ故、従来のようなセンサー2の入力端

接地されている特殊なエンハンスメント型MOSFET を用いなければならず、コストが大きくなる。

【0009】更に、サブストレートが接地されている特殊なエンハンスメント型MOSFETにあっても、オン状態に於いてサブストレート・チャネル間が逆バイアスされるため、サブストレート・チャネル間に空乏層を生じてチャネルがあまり広がらず、オン抵抗すなわちドレイン・ソース間のインピーダンスが十分に低くならない。このため、制御回路3の入力インピーダンスが低い場合にはドレイン・ソース間で電圧降下を生じ、センサ 10ー2の検知量に誤差が出るという課題を有していた。【0010】

【課題を解決するための手段】本発明は上記課題を解決するために、電界効果トランジスタのゲートとトランジスタのベースを共に制御信号入力端子に接続し、前記電界効果トランジスタのドレインを第1の入力端子に接続すると共にソースを出力端子に接続し、前記トランジスタのコレクタを第2の入力端子に接続すると共にエミッタを接地する構成とした。

[0011]

【作用】上記のような構成を採ることにより、前記第1 の入力端子と前記第2の入力端子にセンサー等を接続すると、前記電界効果トランジスタと前記トランジスタが直列に接続されることになり、前記電界効果トランジスタと前記トランジスタを前記制御信号入力端子からの制御信号によって同時にオン・オフすることができるため、他の入力切換回路がオンになっていても、動作対象でない入力切換回路はオンにならない。

[0012]

【実施例】以下、本発明の一実施例について、図面を参 30 照しながら説明する。図1は本実施例の入力切換回路の 回路図及び周辺回路の構成図である。図1に於いて、4 は入力切換回路であって、アナログスイッチとして動作 するエンハンスメント型のNチャネルMOSFET11 1と、入力端子106とアース間に接続されたバイポー ラトランジスタ102、入力端子105と直流電源を接 続するプルアップ抵抗103、バイポーラトランジスタ 102のベース電流を制限するベース抵抗104から構 成され、出力端子107、制御入力端子108を有す る。図示のように、MOSFET111はサブストレー 40 トがソースに内部で接続された一般的なエンハンスメン トMOSFETである。2は例えば温度センサーとして のサーミスタや光量センサーとしてのフォトダイオード 等であって、入力端子105及び106間に接続される センサーである。3は制御回路、10は他の入力切換回 路で、これらは図3の従来例で説明したものと同様であ る。

【0013】以上のように構成された本発明に係る入力 切換回路について、以下その動作を説明する。全体の動 作は従来例に於ける説明と同様であって、制御回路3か 50

5の信号により、検知すべきセンサーの対応する入力切換回路の制御入力端子18及び108の中の1個のみがハイレベルとなり、検知すべきセンサーに応じてオン状態にする入力切換回路を次々に切り換え、必要な検知信号が制御回路3へ出力される。

【0014】次に、本実施例の特徴である入力切換回路 4について説明する。まず、制御入力端子108が0V の時は、パイポーラトランジスタ102はカットオフと なり、MOSFET111のゲート電位は0である。出 力端子107即ちMOSFET111のソースの電位が OVより高く、直流電源電圧Vb未満の範囲であれば、 MOSFET111のドレイン電位はソース電位よりも 高く、かつソースに対するゲート電位は負となり、チャ ネルが形成されない。無論、MOSFET111のサブ ストレート・ドレイン間はドレインの方が高電位のため に逆バイアスされているから、MOSFET111のサ ブストレート端子に電流が流れることはない。故に、ド レイン・ソース間のインピーダンスは高インピーダンス となり、入力切換回路4はオフ状態となる。一方、制御 20 入力端子108がVbの時は、バイポーラトランジスタ 102がオンとなって入力端子105の電位はほぼセン サー2の両端に生じる電圧と等しくなると共に、MOS FET111のゲート電位がソース (サブストレート) よりも高くなってチャネルが形成される。故にドレイン ・ソース間のインピーダンスは低インピーダンスとな り、入力切換回路4はオン状態となる。よって、センサ -2の両端に生じた電圧が制御回路3へ伝達される。 【0015】以上のような構成をとることにより、動作

対象である入力切換回路4がオンの時は当然入力端子105及び106に接続したセンサーに電流が流れ、入力切換回路4をオフにしたい場合は、他の入力切換回路10がオンの場合でも入力切換端子4に構成されているMOSFET111が導通してしまうことがないので、入力切換回路を正確に選択し、動作させることができる。【0016】次に、図2は本発明の他の実施例に於ける入力切換回路の回路図である。図2に於いて、2はセンサー、111はMOSFET、102はバイボーラトランジスタ、103はブルアップ抵抗、104はベース抵抗、105及び106は入力端子、107は出力端子、

108は制御入力端子であって、これらは図1で示した前述の実施例と同様のものである。109はフォトカプラで、1次側の発光ダイオードに電流を流して点灯させることにより、2次側のフォトトランジスタが導通するものである。110は絶縁電源で、MOSFET111のゲート駆動用の電源を供給する。

【0017】このように構成した入力切換回路5の動作を説明する。まず、制御入力端子108が0Vの時は、バイポーラトランジスタ102及びフォトカブラ109のフォトトランジスタはカットオフとなるので、MOSFET111のドレイン・ソース間にはチャネルが形成

されず、導通しない。無論、MOSFET1111のサブストレート・ドレイン間は逆バイアスされているから、 MOSFET111のサブストレート端子に電流が流れることはない。

【0018】一方、制御入力端子108がVbの時は、バイボーラトランジスタ102がオンとなって、入力端子105の電位はほぼセンサー2の両端に生じる電位と等しくなる。同時にフォトカブラ109のフォトトランジスタが導通するから、MOSFET1110ツースに対するゲート電位は、ほぼ絶縁電源110の電圧となる。従って、入力切換回路5はオン状態となる。よって、センサー2の両端に生じた電圧が制御回路3へ伝達される。

【0019】一般に、MOSFET111のドレイン・ソース間電圧の最大定格は数百Vのものまで市販されているが、ゲート・ソース間電圧の最大定格は高いものでも20V程度である。よって、との場合はVbが高いような回路であっても、フォトカブラを介してゲートを駆動することにより、ゲート・ソース間電圧は絶縁電源110の電圧以下で駆動できる。また、0V/5Vといっ 20た一般的な論理回路の出力信号で、直接、入力切換回路を制御できる。

* [0020]

【発明の効果】以上のような構成をとることにより、入力切換回路をオフにしているときはMOSFETとバイポーラトランジスタも同時にオフとなるため、ドレイン・アース間は高抵抗となり、サブストレート・ドレイン間は逆バイアスされるため、動作している他の入力切換回路の出力信号の影響を受けてサブストレート・ドレイン間が導通してしまうことがない。

【図面の簡単な説明】

(図1)本発明の一実施例に於ける入力切換回路の回路図及び周辺構成図

【図2】本発明の他の実施例に於ける入力切換回路の回 路図

【図3】従来の入力切換回路の回路図及び周辺構成図 【符号の説明】

2 センサー

4 入力切換回路

102 バイボーラトランジスタ


103 プルアップ抵抗

0 105 入力端子


106 入力端子


111 電界効果トランジスタ

【図1】



【図2】





THIS PAGE BLANK (USPTO)